2.2.1 加法器、算数逻辑单元ALU
约 40 分钟
2.2.1 加法器、算数逻辑单元ALU
位级模型
全加器输入A、B、Cin,输出S=A xor B xor Cin,Cout由多数函数产生。串行进位加法器简单但延迟随位数累积;先行进位用产生G和传播P并行求进位。ALU在控制信号下选择算术或逻辑功能。
数值与状态推演
A=1,B=0,Cin=1时S=0,Cout=1。4位1111+0001得到低4位0000并有Cout=1。
所有计算固定题设位宽,每步写位串、解释类型、是否截断以及溢出依据。
错解反馈与迁移
错因是把最高位进位等同有符号溢出。迁移:无符号加法Cout=1表示溢出,但补码溢出看符号。
小纸条
无符号加法Cout=1表示溢出,但补码溢出看符号。
登录 后可看答案
Practice
本课练习
先独立作答再提交;编程题会在隔离沙箱中真实编译、运行并对拍。
本课练习正在补齐,暂不应标记为完成。