2.2.0 逻辑门电路（数字电路基础补充）

位级模型

与、或、非构成基本逻辑；异或在输入不同时为1。多路选择器根据选择信号选一路，译码器把编码展开为独热线，三态门可让输出高阻以共享总线。

数值与状态推演

半加器sum=A xor B，carry=A and B。A=1,B=1时和0、进位1。选择器S=0取D0，S=1取D1。

所有计算固定题设位宽，每步写位串、解释类型、是否截断以及溢出依据。

错解反馈与迁移

错因是把异或当或、把高阻当逻辑0。迁移：两位选择信号可选4路输入。