组合逻辑设计

组合逻辑：没有记忆的电路

输出只由「此刻的输入」决定，跟过去无关——这就是组合逻辑。它像一位没有记忆但极快的收银员：你报商品，它立刻算钱，从不记得上一位顾客。设计组合电路有固定套路：立真值表 → 写逻辑式 → 化简 → 画门电路。

从半加器到全加器：会进位的加法

两个 1 位二进制数相加，个位用异或门（不同才出 1），进位用与门——这是半加器。但真正的加法要算上低位来的进位，三个输入，于是把两个半加器加一个或门拼成全加器：和 = A⊕B⊕Cin，进位 = A·B + Cin·(A⊕B)。把 32 个全加器的进位首尾相连，就是一颗 32 位加法器——你电脑里算加法的核心，真的就是这么朴实。

组合逻辑的「常用积木」

译码器：n 位输入选中 2 的 n 次方条线中的一条（3 线-8 线译码器是经典芯片 74HC138）。数据选择器（MUX）：像一个旋转开关，用选择线决定哪路输入通过。七段译码器：把 4 位数字翻译成数码管哪几段亮——计算器屏幕背后就是它。

一个真实的坑：竞争与冒险

两条信号路径长短不同，输出会在瞬间「抖」出一个错误尖峰，叫冒险。组合逻辑本身无所谓，但它一旦驱动时序电路就可能闯祸——这也预告了下一讲：我们需要「记忆」和「时钟」来管住这些毛刺。

练一练：画出半加器的真值表（4 行），指出哪一列交给异或门、哪一列交给与门。