7.3.3 DMA方式

I/O控制模型

DMA控制器保存主存地址、设备/端口、计数和方向，获得总线后直接传输。周期挪用每次偷一个存储周期，突发方式连续占用。Cache一致性需刷写/失效或硬件一致性。通道比DMA更自治，可执行通道程序管理多设备。

中断、DMA与时序推演

传1MiB，DMA有效带宽200MiB/s，纯数据时间5ms；若启动/收尾0.2ms，总5.2ms。CPU只在设置和完成中断参与。

推演记录请求、仲裁、现场保存、数据搬运、计数更新和完成通知。

错解反馈与迁移

错因带宽用MB/MiB混算、忽略总线争用。迁移：突发DMA吞吐高但可能增加CPU访存延迟。