7.2 IO接口

I/O控制模型

I/O接口含数据缓冲、状态/控制寄存器、地址译码和握手逻辑。统一编址把设备寄存器纳入内存地址空间；独立编址使用专门I/O指令和地址空间。

中断、DMA与时序推演

CPU写控制寄存器启动设备，读状态寄存器检查ready/error，数据寄存器承载输入输出。状态位常有读清零等副作用。

推演记录请求、仲裁、现场保存、数据搬运、计数更新和完成通知。

错解反馈与迁移

错因把接口与外设本体等同。迁移：内存映射I/O访问必须避免被普通Cache错误缓存。