时序约束

目标与交付物

本课完成时序约束的手算、仿真和测量闭环。交付物包括电路或时序图、带单位的方程、关键器件选型依据、仿真设置、示波器或逻辑分析仪证据，以及误差与安全说明。

原理

最大组合延迟加建立时间必须小于时钟周期，保持时间则检查最小延迟。

先把接口、电源、信号范围和时序约束写成可测试指标，再选择拓扑。模拟电路区分直流工作点、小信号和大信号极限；数字电路区分组合路径、寄存器边界和异步输入。计算后必须检查功耗、热、噪声裕量、绝对最大额定值与器件容差。

实施步骤

先手算数量级并建立最小模型；仿真时执行工作点、瞬态、交流或角落分析；制作后按电源、基准、时钟、复位、静态节点、动态信号的顺序测量。每次只改变一个变量，保存原始波形、探头倍率、带宽限制、采样率和负载条件。

工程边界

时钟偏斜、抖动和布线延迟需进入实际裕量。

最坏情况分析至少覆盖电源上下限、温度、元件容差和负载变化。仿真模型缺少寄生参数时，应通过实测或更完整模型复核。涉及高压、大电流、锂电池和旋转部件时，保险、限流、隔离和紧急断电属于设计本身。

验收

完成计算、原理和边界三题，并解释一个常见错误方案为何失败。只有结果可复现且没有越过额定值，才算通过。