数字逻辑与时序

学习目标

本课研究数字逻辑与时序，目标是能够画出电路、写出方程、计算工作点，并通过仪器测量验证。答案必须同时包含单位、方向或极性，不能只给一个数字。

核心原理

组合逻辑只由当前输入决定，时序逻辑还依赖状态；触发器必须满足建立和保持时间。

分析顺序是：标注节点与参考地，规定电流方向，区分直流工作点和交流小信号，选择器件模型，然后列KCL、KVL或状态方程。计算后检查功率守恒、器件工作区与电源轨限制。仿真结果只是模型结果，仍要与数据手册极限值和实测波形交叉核验。

工程算例与实验

先手算数量级，再搭建最小电路。上电前用万用表检查电源与地之间是否短路，并设置限流；上电后先测静态电压和电流，再注入已知信号观察增益、相位、上升时间或纹波。改变一个元件参数，确认响应方向与理论一致。

边界与安全

异步输入跨时钟域需要同步，不能假设采样永不亚稳。

元件容差、温漂、噪声、寄生电容电感和仪器负载都应进入误差分析。任何超过绝对最大额定值的方案都应在通电前否决。涉及市电、储能电容或非隔离电源时，必须使用隔离、放电和单手操作等安全程序。

验收

完成定量题、原理题和边界题；提交手算、仿真或测量证据以及误差解释。三题全部正确才进入下一课。