1布尔门与组合逻辑
闭卷重建布尔门与组合逻辑的对象、状态、事件、不变量与一个失败反例。
计算机系统导论与体系结构实验 · 小纸条
选一章打印。双面打印（按长边翻页）后沿虚线剪开，每张卡片正面题目、背面答案。
第 1 页 · 正面（题目）
2加法器与ALU
闭卷重建加法器与ALU的对象、状态、事件、不变量与一个失败反例。
3多路选择与译码
闭卷重建多路选择与译码的对象、状态、事件、不变量与一个失败反例。
4时序逻辑与时钟
闭卷重建时序逻辑与时钟的对象、状态、事件、不变量与一个失败反例。
5寄存器与状态
闭卷重建寄存器与状态的对象、状态、事件、不变量与一个失败反例。
6有限状态控制器
闭卷重建有限状态控制器的对象、状态、事件、不变量与一个失败反例。
7逻辑到数据通路实验
闭卷重建逻辑到数据通路实验的对象、状态、事件、不变量与一个失败反例。
第 1 页 · 背面（答案）
核心机制：加法器与ALU必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为加法器与ALU建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析加法器与ALU时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。
核心机制：布尔门与组合逻辑必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为布尔门与组合逻辑建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析布尔门与组合逻辑时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。
核心机制：时序逻辑与时钟必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为时序逻辑与时钟建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析时序逻辑与时钟时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。
核心机制：多路选择与译码必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为多路选择与译码建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析多路选择与译码时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。
核心机制：有限状态控制器必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为有限状态控制器建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析有限状态控制器时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。
核心机制：寄存器与状态必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为寄存器与状态建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析寄存器与状态时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。
核心机制：逻辑到数据通路实验必须沿位模式、指令、寄存器、数据通路和时钟事件逐层解释，明确输入状态、硬件动作、输出状态和不可破坏的不变量；实验入口：为逻辑到数据通路实验建立一个确定性模型，输入正常、边界、非法和组合四类数据，输出逐步状态与最终结果；边界：分析逻辑到数据通路实验时不能把语言级抽象、ISA承诺和微体系结构实现混为一层，也不能省略位宽、字节序、周期或权限条件。