15.1 CPU的功能和基本结构
ISA可见寄存器与内部暂存器要区分。
考研计算机 408 全程课 · 小纸条
选一章打印。双面打印（按长边翻页）后沿虚线剪开，每张卡片正面题目、背面答案。
第 1 章9第 2 章8第 3 章14第 4 章20第 5 章7第 6 章21第 7 章20第 8 章21第 9 章25第 10 章9第 11 章8第 12 章12第 13 章16第 14 章23第 15 章15第 16 章21第 17 章9第 18 章10第 19 章8第 20 章1第 21 章4第 22 章4第 23 章6第 24 章2第 25 章1第 26 章3第 27 章14第 28 章14第 29 章18第 30 章8第 31 章19第 32 章13第 33 章16第 34 章3第 35 章6第 36 章8第 37 章8第 38 章9第 39 章7第 40 章8第 41 章8第 42 章19第 43 章19第 44 章9第 45 章10第 46 章4第 47 章4第 48 章4第 49 章4第 50 章16第 51 章20第 52 章16第 53 章12第 54 章14第 55 章25第 56 章14第 57 章10第 58 章4第 59 章6
第 1 页 · 正面（题目）
25.1 CPU的功能和基本结构·选择题讲评
条件码由ALU结果更新并供分支读取。
35.1 CPU的功能和基本结构·综合题讲评
列出LOAD比ADD多出的存储访问通路。
45.2 指令执行过程
判断并行条件是资源不冲突且依赖已满足。
55.2 指令执行过程·选择题讲评
微操作有RAW依赖时不能同拍。
65.3 数据通路-单总线结构、数据通路-专用通路结构
双读端口寄存器组可同时提供两个ALU输入。
75.3 数据通路-单总线结构、数据通路-专用通路结构·选择题讲评
一个源可同时写多个目的若扇出和时序允许。
85.3 数据通路-单总线结构、数据通路-专用通路结构·综合题讲评
STORE方向相反，最终数据来自源寄存器写存储。
95.4.1 硬布线控制器的设计
信号冲突可由布尔条件互斥检查。
105.4.2 微程序控制器的基本原理
微程序对普通程序不可直接见。
第 2 页 · 正面（题目）
115.4.3 微指令的设计
两个可并行控制组应分字段。
125.4.4 微程序控制单元的设计
控制存储器通常CPU内部独立于主存。
135.4 硬布线控制器的设计、微程序控制器的基本原理·选择题讲评
比较应基于具体实现。
145.4 硬布线控制器的设计、微程序控制器的基本原理·综合题讲评
直接字段与编码字段可混合。
155.5 教材 5.5·选择题讲评
流水线需冲刷流水线中错误路径指令。
165.6 指令流水线的基本概念和性能指标、指令流水线的影响因素和分类、五段式指令流水线
级间寄存器开销会限制过度细分。
175.6 指令流水线的基本概念和性能指标、指令流水线的影响因素和分类·选择题讲评
load-use常需至少一拍停顿。
185.6 指令流水线的基本概念和性能指标、指令流水线的影响因素和分类·综合题讲评
分支误判冲刷2条等效加2周期。
195.7 多处理器基本概念、硬件多线程
加线程可能提高吞吐但不保证单线程加速。
205.7 多处理器基本概念、硬件多线程·选择题讲评
无限核上限1/.2=5。
第 3 页 · 正面（题目）
215.0 回忆过去
任何微操作都写成源→通路→目的。