数据通路、控制信号与多周期CPU

考点目标

本课深挖“数据通路、控制信号与多周期CPU”。要求你能从真实参数建模、完成逐步计算，并用边界或反例检查答案；只背结论、不写过程不算掌握。

一、严格定义与机制

数据通路由寄存器、ALU、总线和存储接口组成，控制器按微操作序列驱动它们。多周期CPU让不同指令使用不同周期数，并复用硬件；单周期时钟周期却受最慢指令限制。

做题先标对象、单位、位宽和状态。组成原理中同一比特串在有符号、无符号和浮点解释下数值不同；操作系统中同一事件在用户态、内核态和硬件层承担的责任也不同。

二、计算或推演规则

画出取指、译码、执行、访存和写回阶段，逐周期标源寄存器、目的寄存器、ALU功能和存储读写。平均CPI按指令比例加权，不能简单平均不同指令CPI。

草稿必须保留中间量。地址题写位段，性能题写路径概率，调度题画时间线或状态表，存储题区分数据块和管理开销。若题目改变前提，应从公式来源重新判断，而不是机械替换数字。

三、带参数例题

某多周期CPU中load需5周期占30%，branch需3周期占20%，其余需4周期占50%，平均CPI=0.3×5+0.2×3+0.5×4=4.1。

计算后至少做一种复核：数量级、范围、单位、极端输入或反向代入。若结果违反位宽、地址边界、资源守恒或时间下界，应回到建模步骤查错。

四、高频陷阱

认为多周期CPU每条指令周期数相同，或计算平均CPI时忽略指令比例。

纠错时写出最小反例，并指出错误发生在定义、条件、运算还是结论。这样面对变式题，才能保持同一推理链。

五、在线验收

本课下方有单选、多选以及数值计算或应用问答。单选检验概念边界，多选检验完整步骤，定量题使用题面真实参数并由后端判分；应用题要求明确同步对象或机制，不接受只写名词。